

ELEKTRONISCHES BAUELEMENT FÜR IDENTIFIKATIONSMARKEN

5 Die Erfindung schafft ein elektronisches Bauelement, welches zumindest ein Paar von funktionsgleichen elektronischen Teilelementen aufweist.

Elektronisches Bauelemente werden heutzutage in vielen
10 Bereichen eingesetzt. Ein Einsatzgebiet ist zum Beispiel das Gebiet der Identifizierungsmarken, welche auch als „ID-Tags“ bezeichnet werden. Die ID-Tags werden üblicherweise in Anordnungen verwendet, um Personen, Objekte oder Tiere zu identifizieren oder zu lokalisieren. Dies geschieht für eine
15 Vielzahl von Verwendungszwecke, zum Beispiel bei Zugangskontrollen, Inventarverwaltung, Materialverwaltung, Herstellung automatisierung usw..

Die Anordnungen weisen im Allgemeinen eine Transpondereinheit
20 und eine Basisstation auf. Üblicherweise werden die ID-Tags ohne direkten Kontakt zwischen der Transpondereinheit und der Basisstation, d.h. zum Beispiel mittels Funkübertragung, ausgelesen. Wichtige Kriterien, um eine solche Identifizierungsmarke zu beschreiben, sind zum Beispiel der
25 Funktionsbereich, d.h. der Entfernungsbereich innerhalb dessen die Identifizierungsmarke ausgelesen werden kann und die Abhängigkeit der Ausleseposition, d.h. wie exakt die Identifizierungsmarke auf die Basisstation (Auslesevorrichtung) ausgerichtet werden muss. Zusätzliche Kriterien
30 für das ID-Tag sind eine ausreichende Datenspeicherungskapazität und der Herstellungspreis. Allgemein gesprochen wird versucht ID-Tags mit einem möglichst großen Funktionsbereich und mit einer möglichst geringen Auslesepositionsabhängigkeit herzustellen, um so das Verwenden der ID-Tags zu vereinfachen.

Die Datenspeicherungskapazität sollte groß genug sein, um zum Beispiel mittels der Informationen, welche auf dem ID-Tag gespeichert sind, zwischen zwei Produkten innerhalb eines Supermarktes unterscheiden zu können. Zum Beispiel kann hierzu 5 der deutsche EAN 13-Code (CCG Germany-EAN 13 Norm) verwendet werden, welcher 52 Bit verwendet. Weiterhin ist zu beachten, dass für viele Anwendungen, zum Beispiel für die Anwendung als individuelle Produktidentifikation in Supermärkten, die Herstellungskosten des ID-Tags möglichst gering sein sollten.

10

Als effektivste kontaktlose automatische Identifizierungssysteme haben sich bisher Radiofrequenz-Identifizierungssysteme, auch als RFID (Radio Frequency Identification) bezeichnet, herausgestellt. Im Radiofrequenz-Bereich werden, 15 um möglichst geringe Herstellungskosten zu erzielen, meistens so genannte passive RFID-Tags verwendet. Diese weisen keine Batterie auf und stellen eine größere Flexibilität und Verlässlichkeit zur Verfügung. Ferner benötigen sie auch nur geringe oder gar keine Wartung.

20

Passive RFID-Tag Systeme weisen im Allgemeinen zwei Teile auf. Eine Auslesevorrichtung, welche auch als Ausleser bezeichnet wird, und ein passives ID-Tag. Das ID-Tag weist üblicherweise als Eingang und/oder Ausgang eine Antennenspule entweder als 25 eine gewickelte oder eine gedruckte Antennenspule und einen Halbleiter-Chip mit einem integrierten Gleichrichter-Schaltkreis und zusätzlichen Front-End-Elementen auf, welche zum Beispiel einfache Modulationsschaltkreise oder nicht-flüchtige Speicher sein können. Das ID-Tag wird mittels einer 30 zeitlich veränderlichen Radiofrequenzwelle mit Energie versorgt, welche von dem Ausleser erzeugt und übertragen wird. Dieses Radiofrequenzsignal wird auch als Trägersignal oder Träger bezeichnet. Wenn das elektromagnetische Feld durch die Antennenspule hindurchtritt, wird durch die Flussänderung des

Magnetfeldes durch die Spule hindurch eine Wechselspannung in der Spule induziert. Diese Wechselspannung wird gleichgerichtet und als Energiequelle für das ID-Tag verwendet. Wenn Energie, welche mittels eines Auslesers

5 übertragen wurde, in dem ID-Tag zur Verfügung steht, wird die Information, welche in dem ID-Tag gespeichert ist, an den Ausleser übermittelt.

Die Übermittlung der Informationen zwischen dem Ausleser und

10 dem ID-Tag basiert auf der Modulation des elektromagnetischen Feldes, welches durch eine Spule des Auslesers erzeugt wird. Durch wiederholtes Parallelschalten, d.h. Einkoppeln als induktive Last, der ID-Tag Spule mittels eines Transistors, kann das ID-Tag geringe Fluktuationen in dem

15 elektromagnetischen Feld der Trägerwelle des Auslesers hervorrufen. Hierbei verhält sich die elektromagnetische Kopplung zwischen ID-Tag und Ausleser im wesentlichen wie ein Transformator. Wenn die Spule des ID-Tags, welche als Sekundärwicklung angesehen werden kann, kurzzeitig

20 parallelgeschaltet wird, erfährt die Spule des Auslesers, welche als Primärwicklung angesehen werden kann, einen kurzzeitigen Spannungsabfall, d.h. eine Amplitudenmodulation des vom Auslesers übertragenen elektromagnetischen Feldes. Dies wird häufig als Rückstreuung bezeichnet. Mittels

25 Detektierens dieses Rückstreuungs-Signals kann die Information, welche in dem ID-Tag gespeichert ist, vollständig in dem Ausleser empfangen und identifiziert werden. Somit kommt es zu einer bidirektionalen Kommunikation zwischen dem Ausleser und dem ID-Tag.

30

Diese Amplitudenmodulation des elektromagnetischen Feldes des Auslesers stellt einen Kommunikationspfad zurück zu dem Ausleser bereit. Die Datenbits, d.h. die im ID-Tag gespeicherten und zu dem Ausleser übertragenen Daten, können

auf eine Anzahl von verschiedenen Weisen verschlüsselt oder zusätzlich moduliert sein.

Das vom ID-Tag Ausleser erzeugte elektromagnetische Feld dient 5 mehreren Zwecken. Einerseits dient es dazu, genug Energie in der Spule des ID-Tags zu induzieren, um das ID-Tag mit ausreichend Energie zu versorgen. Andererseits stellt es für das ID-Tag eine Uhr zur Synchronisation bereit. Ferner wird das elektromagnetische Feld dazu verwendet, als Trägerwelle 10 für die Übertragung der im ID-Tag gespeicherten Informationen zu den Ausleser zu dienen.

Der übliche Verlauf zum Aufbau und Prüfen einer Kommunikationsverbindung das so genannte „handshaking“ 15 zwischen einem ID-Tag und einem Ausleser folgt dem folgenden Verlauf.

- Der Ausleser erzeugt eine kontinuierliche sinusförmige Radiofrequenz-Trägerwelle, wobei er ständig überprüft, ob es zu einer Modulation dieser Trägerwelle kommt. Eine detektierte 20 Modulation der Trägerwelle bzw. des elektromagnetischen Feldes zeigt die Präsenz eines ID-Tags an.
- Ein ID-Tag tritt in das durch den Ausleser erzeugte Radiofrequenzfeld ein. Sobald das ID-Tag genügend Energie aufgenommen hat, um korrekt zu funktionieren, moduliert es die 25 Trägerwelle und beginnt damit die Daten, welche in dem ID-Tag gespeichert sind, an einen Ausgangs-Transistor zu takten, d.h. taktweise zu übermitteln. Üblicherweise schaltet der Ausgangs-Transistor die Antennenspule des ID-Tags.
- Der Ausgangstransistor des ID-Tags schaltet abhängig von 30 den in dem ID-Tag gespeicherten Daten die Antennenspule parallel, d.h. die Antennenspule des ID-Tags wird induktiv als Last in den Ausleser eingekoppelt, wodurch die Daten getaktet aus dem Speicher des ID-Tags ausgelesen werden.

• Das Parallelschalten der Antennenspule des ID-Tags verursacht eine kurzzeitige Fluktuation (Dämpfung) der Trägerwelle, was als eine leichte Änderung in der Amplitude der Trägerwelle detektiert werden kann.

5 • Der Ausleser detektiert die amplitudenmodulierten Daten und verarbeitet den resultierenden Bitstrom gemäß den Kodierungs- und Datenmodulationsverfahren, welche verwendet wurden.

10 Die Amplituden-Modulation des elektromagnetischen Feldes des Auslesers stellt einen Kommunikationspfad zurück zu dem Ausleser bereit. Die Datenbits, d.h. die im ID-Tag gespeicherten und zu dem Ausleser übertragenen Daten, können dann auf eine Anzahl verschiedener Weisen verschlüsselt oder 15 zusätzlich moduliert werden.

Obwohl alle Daten wie oben beschrieben mittels Rückstreuungs-Modulation zu dem Ausleser übertragen werden, wird die tatsächliche Modulation der einzelnen Datenbits als „1“ und 20 „0“ mittels des Direkt-Modulations-Verfahrens durchgeführt. In der Direkt-Modulation wird ein „Hoch-Level“ in der Einhüllenden der Trägerwelle als eine „1“ und ein „Niedrig-Level“ als eine „0“ ausgewertet. Diese Direkt-Modulation kann eine hohe Datenrate bereitstellen, aber stellt nur eine 25 geringe Rauschunempfänglichkeit bereit.

Der hier beschriebene Stand der Technik, wie er zum Beispiel in [1] beschrieben ist, weist eine Vielzahl von Nachteilen auf.

30

Zum Beispiel benötigt das ID-Tag eine relativ große Fläche, da viele elektronische Bauteile, zum Beispiel ein Gleichrichter-Schaltkreis, auf dem Chip des ID-Tags angeordnet werden müssen. Dieser Gleichrichter-Schaltkreis benötigt nicht nur

Fläche, sondern er verbraucht auch Energie. Hierdurch werden die Kosten erhöht und das Kosten/Flächen Verhältnis verschlechtert. Ein zweiter Nachteil ist die komplexe Geometrie, welche unter anderem durch eine Mischung von

- 5 Bauteilen für verschiedene Spannungsversorgungen hervorgerufen wird. Ferner kommt es durch diese Mischung auch zu Energieverlusten beim Umwandeln von Wechselspannung zu Gleichspannung oder umgekehrt. Außerdem verhindert die relativ große Komplexität des ID-Tags auch, dass diese Art von
- 10 Architektur auch auf anderen kostengünstigeren Substraten, wie zum Beispiel Polymeren, implementiert werden kann.

Aus [2] ist ein Abfrageeinrichtungssystem mit einem passiven Label bekannt, welches eine Abfrageeinrichtung zum übermitteln von Abfragesignalen, ein oder mehrere Labels oder passive Transponder, welche ein Antwortsignal erzeugen, welches in Antwort auf das Anfragsignal codierte Informationen enthält, und einen Empfänger und Decoder aufweist zum Empfangen und Dekodieren der enthaltenen Informationen.

20

Aus [3] ist eine Empfangs/Rückstreu-anordnung zum Ausführen einer kontaktlosen Datenübertragung bekannt, welche einen integrierten Schaltkreis mit zwei Antennen, eine Reihenschaltung von drei Kapazitäten, welche zwischen die zwei Antennen geschaltet sind, wobei die mittlere Kapazität ein MOS-Varaktor ist, eine steuerbare variable Spannungsquelle, welche über den MOS_Varaktor geschaltet ist, und eine Steuereinheit aufweist, welche die Spannungsquelle steuert.

25 30 Der Erfindung liegt das Problem zugrunde, die oben genannten Nachteile des Standes der Technik zu lösen und ein elektronisches Bauelement, ein ID-Tag und eine ID-Tag/Ausleser-Anordnung zu schaffen, welche kostengünstiger

herzustellen sind und bei dem das elektronische Bauelement ein verbessertes Kosten-zu-Flächen-Verhältnis aufweist.

Das Problem wird durch ein elektronisches Bauelement, ein ID-
5 Tag und eine ID-Tag/Ausleser-Anordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.

Ein elektronisches Bauelement, welches mittels einer Wechselspannung betreibbar ist, weist mindestens einen
10 Eingang, mindestens einen Ausgang und ein Paar von funktionsgleichen elektronischen Teil-Bauelementen auf, wobei der mindestens eine Eingang des elektronischen Bauelements mit einem jeweiligen Eingang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt ist und wobei der
15 mindestens eine Ausgang des elektronischen Bauelements mit einem jeweiligen Ausgang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt ist. Das elektronische Bauelement ist derart eingerichtet, dass am mindestens einem Ausgang während einer ersten Halbwelle einer
20 Wechselspannung nur ein Ausgangssignal eines ersten Teil-Bauelementes des Paares von funktionsgleichen elektronischen Teil-Bauelementen abgreifbar ist, wohingegen während der zweiten Halbwelle der Wechselspannung nur ein Ausgangssignal des zweiten Teil-Bauelementes des Paares von funktionsgleichen
25 elektronischen Teil-Bauelementen abgreifbar ist.

Ein ID-Tag weist ein elektronisches Bauelement, welches mit einer Wechselspannung betreibbar ist, mit mindestens einem Eingang, mindestens einem Ausgang und ein Paar von
30 funktionsgleichen elektronischen Teil-Bauelementen auf, wobei der mindestens eine Eingang des elektronischen Bauelements mit einem jeweiligen Eingang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt ist und wobei der mindestens eine Ausgang des elektronischen Bauelements mit

einem jeweiligen Ausgang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt ist. Ferner ist das elektronische Bauelement derart eingerichtet, dass am mindestens einen Ausgang während einer ersten Halbwelle einer 5 Wechselspannung nur ein Ausgangssignal eines ersten Teil-Bauelementes des Paares von funktionsgleichen elektronischen Teil-Bauelementen abgreifbar ist, wohingegen während der zweiten Halbwelle der Wechselspannung nur ein Ausgangssignal des zweiten Teil-Bauelementes des Paares von funktionsgleichen 10 elektronischen Teil-Bauelementen abgreifbar ist.

Eine Anordnung weist eine Auslesevorrichtung und ein ID-Tag mit einem elektronischen Bauelement auf, welches mit einer Wechselspannung betreibbar ist und welches mindestens einen 15 Eingang, mindestens einen Ausgang und ein Paar von funktionsgleichen elektronischen Teil-Bauelementen aufweist, wobei der mindestens eine Eingang des elektronischen Bauelements mit einem jeweiligen Eingang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt 20 ist und wobei der mindestens eine Ausgang des elektronischen Bauelements mit einem jeweiligen Ausgang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt ist. Ferner ist das elektronische Bauelement derart eingerichtet, dass am mindestens einen Ausgang während einer 25 ersten Halbwelle einer Wechselspannung nur ein Ausgangssignal eines ersten Teil-Bauelementes des Paares von funktionsgleichen elektronischen Teil-Bauelementen abgreifbar ist, wohingegen während der zweiten Halbwelle der Wechselspannung nur ein Ausgangssignal des zweiten Teil-Bauelementes des Paares von funktionsgleichen 30 elektronischen Teil-Bauelementen abgreifbar ist. Ferner sind die Auslesevorrichtung und das ID-Tag derart eingerichtet, dass sie berührungslos miteinander kommunizieren können.

Anschaulich kann die Erfindung darin gesehen werden, dass elektronische Teil-Bauelemente, im Weiteren auch als Funktionsblock bezeichnet, welche in einem elektronischen Bauelement angeordnet sind, in funktionsgleichen Paaren vorgesehen werden. Ein erstes elektronisches Teil-Bauelement eines Paares wird während einer ersten Halbwelle, d.h. mit der einen Polarität, einer Wechselspannung betrieben, während das zweite elektronische Teil-Bauelement des Paares während der zweiten Halbwelle, d.h. mit der anderen Polarität, der Wechselspannung betrieben wird. D.h. ein elektronisches Teil-Bauelement eines Paares ist derart eingerichtet, dass es mit dem positiven Anteil einer Wechselspannung betrieben werden kann, wohingegen das andere elektronische Teil-Bauelement eines Paares derart eingerichtet ist, dass es mit dem negativen Anteil einer Wechselspannung betrieben werden kann.

Durch die Anordnung von funktionsgleichen elektronischen Teil-Bauelementen in Paaren, ist es möglich den Gleichrichter-Schaltkreis, welcher im Stande der Technik nötig ist, einzusparen. Hierdurch wird sowohl der Platz des Gleichrichter-Schaltkreises in dem elektronischen Bauelement eingespart, als auch die Verluste beim Umwandeln einer Wechselspannung in eine Gleichspannung vermieden. Zwar wird jedes elektronische Teil-Bauelement doppelt ausgeführt, wodurch der Platzbedarf ansteigt, jedoch wird dieser gesteigerte Platzbedarf des elektronischen Bauelements durch die Einsparung des Gleichrichter-Schaltkreises überkompensiert.

Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Hierbei gelten bevorzugte Weiterbildungen des elektronischen Bauelements auch für das erfindungsgemäße ID-Tag und für die Anordnung, welche eine

Auslesevorrichtung und ein erfindungsgemäßes ID-Tag aufweist, und umgekehrt.

Vorzugsweise weist das elektronische Bauelement eine Mehrzahl
5 von Paaren funktionsgleicher elektronischer Teil-Bauelementen auf.

Durch das Anordnen von einer Mehrzahl von Paaren von
funktionsgleichen elektronischen Teil-Bauelementen, lassen
10 sich verschiedene und komplexe Verwendungen des elektronischen
Bauelements verwirklichen.

In einer Weiterbildung des elektronischen Bauelements ist
zumindest ein Paar funktionsgleicher elektronischer Teil-
15 Bauelementen ein Paar Logik-Gatter, ein Paar Inverter und/oder
ein Paar Flip-Flops.

Hierbei können alle im Stand der Technik bekannten Logik-
Gatter, Inverter und Flip-Flops verwendet werden.

20 Besonders bevorzugt weist das elektronische Bauelement eine
Spule auf.

Die Spule kann einerseits als induktiv einkoppelbare Last für
25 eine kontaktfrei gekoppelten externen Vorrichtung dienen,
andererseits kann die Spule auch für die induktive Einkopplung
der Wechselspannung durch ein von der externen Vorrichtung
erzeugtes elektromagnetischen Feldes dienen.

30 Das elektronische Bauelement kann einen Spannungsbegrenzer
aufweisen, welcher die Spannung, welche an einem
elektronischen Teil-Bauelement des Paares von
funktionsgleichen elektronischen Teil-Bauelementen anliegt,
begrenzt.

Durch den Spannungsbegrenzer kann sichergestellt werden, dass die an einem elektronischen Teil-Bauelement anliegende Spannung nicht einen bestimmten Wert übersteigt, wodurch das 5 elektronische Teil-Bauelement zerstören werden könnte. Dies ist insbesondere vorteilhaft, wenn das elektrische Bauelement in einem RFID-Tag eingesetzt wird, da hierbei die in der Spule induzierte Wechselspannung nicht konstant werden kann, weil sie unter anderem vom Abstand zwischen Ausleser und RFID-Tag 10 bestimmt wird, welcher im Allgemeinen nicht konstant gehalten werden kann.

Zumindest ein elektronisches Teil-Bauelement des Paares von funktionsgleichen elektronischen Teil-Bauelementen kann einen 15 Schalter aufweisen.

Mittels eines Schalters, z.B. eines Transistors, kann auf einfache Weise erreicht werden, dass nur immer ein Ausgangssignal eines Teil-Bauelements eines Paares von 20 funktionsgleichen elektronischen Teil-Bauelementen an dem Ausgang des elektronischen Bauelements anliegt.

Vorzugsweise weist das ID-Tag einen Speicher zum Speichern von 25 Informationen auf.

Hierdurch ist es möglich Informationen in dem ID-Tag zu speichern, welche sich zum Beispiel auf Personen, Objekte oder Tiere beziehen, um diese zu identifizieren oder zu lokalisieren. Dies kann für eine Vielzahl von 30 Verwendungszwecken, zum Beispiel bei Zugangskontrollen, Inventarverwaltung, Materialverwaltung, Herstellungs- automatisierung usw. geschehen.

In einer Weiterbildung weist das ID-Tag einen Kodierer zum Kodieren von Informationen auf.

Der Kodierer des ID-Tags kann derart eingerichtet sein, dass 5 mit ihm Zeit-Kodierung und/oder Puls-Kodierung möglich ist.

Insbesondere bei einer kombinierten Zeit- und Pulskodierung ist es möglich die auf einem ID-Tag gespeicherten Informationen in einer kompakten Weise an einen Ausleser zu 10 übermitteln. Zum Beispiel kann die Information, welches Datenbit, d.h. ein erstes, zweites, drittes... Datenbit, einer Information gerade übertragen wird, mittels einer Zeit-Kodierung, d.h. einer Frequenzmodulation, verschlüsselt werden, während die Information über den Zustand eines 15 Datenbits, d.h. ob das Datenbit eine „1“ oder eine „0“ repräsentiert, mittels einer Puls-Kodierung verschlüsselt werden kann.

Zusammenfassend kann die Erfindung darin gesehen werden, dass 20 in einem elektronischen Bauelement elektronische Teil-Bauelemente, z.B. ein Logik- und/oder ein Speicherbauteil, mittels Wechselspannung anstelle von Gleichspannung betrieben werden. Als Speicherbauteile sind hierzu Flip-Flop Speicherbauteile verwendbar. Zum Beispiel wird eine 25 Wechselspannung an ein Logik-Gatter angelegt. Hierdurch kann direkt die Wechselspannung, welche mittels eines elektromagnetischen Signals in einer Antennenspule induziert wird, verwendet werden, um das Logik-Gatter zu betreiben. Somit ist kein Gleichrichter-Schaltkreis mehr nötig. 30 Vorzugsweise ist jedoch ein Spannungsbegrenzer zwischen der Antennenspule und dem Logik-Gatter und/oder Speicherbauteil vorzusehen. Erfindungsgemäß ist es möglich das Verhältnis von Fläche zu gespeicherter Information zu verringern.

Die erfinderische Idee kann somit darin gesehen werden, dass Logik- und/oder Speicherbauteile in einem Design in Paaren vorgesehen sind, welche aus jeweils zwei funktionsgleichen Teil-Bauelementen, z.B. Logik- und/oder Speicherbauteilen, 5 bestehen, was es ermöglicht, dass die Logik- und/oder Speicherbauteile mit Wechselspannung betrieben werden können, d.h. dass sie mittels Wechselspannungssignale betrieben werden können, wobei nur geringe Änderungen in den Bauteilen durchgeführt werden müssen. Die Änderung besteht im 10 Wesentlichen nur darin, dass die einzelnen elektronischen Bauteile, z.B. die Logikbauteile, in Paaren funktionsgleicher elektronischer Bauteile bereitgestellt sind, wobei die elektronischen Bauteile eines Paars derart eingerichtet sind, dass ein erstes elektronisches Bauteil eines Paars, während 15 einer ersten Halbwelle der Wechselspannung ein Ausgangssignal bereitstellt, wohingegen das zweite elektronische Bauteil eines Paars, während einer zweiten Halbwelle, welche eine Phasenverschiebung von 180° zu der ersten Halbwelle aufweist, der Wechselspannung ein Ausgangssignal bereitstellt.

20 Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.

Es zeigen:

25 Fig. 1 eine schematische Darstellung, eines Teiles eines elektronischen Bauelements gemäß der Erfindung, welches ein Paar von funktionsgleichen elektronischen Teil-Bauelementen aufweist,

30 Fig. 2 eine schematische Darstellung eines elektronischen Teil-Bauelements, bzw. eines Funktionsblockes, wie er im erfindungsgemäßen elektronischen Bauelement verwendet werden kann,

Fig. 3 Ergebnisse einer Simulation eines 8-Bit RFID-Tags gemäß der Erfindung,

5 Fig. 4 eine schematische Darstellung eines D-Latch Schaltkreises,

10 Fig. 5 eine schematische Darstellung eines Frequenzteilers, wie er in einem erfindungsgemäß elektronischen Bauelement verwendet werden kann, und

15 Fig. 6 eine detailliertere Darstellung eines erfindungsgemäß Inverters eines Frequenzteilers, welcher in einem erfindungsgemäß elektronischen Bauelement verwendet werden kann.

Bezugnehmend auf die Figuren wird die erfinderische Idee genauer erläutert.

20 Fig. 1 zeigt eine schematische Abbildung, eines Teiles eines elektronischen Bauelements 100 gemäß der Erfindung, welches ein Paar von funktionsgleichen elektronischen Teil-Bauelementen aufweist. Schematisch ist ein Paar von elektronischen Teil-Bauelementen, welche auch als
25 Funktionsblöcke bezeichnet werden, dargestellt. Ein erstes elektronisches Teil-Bauelement 101 des Paares weist eine Mehrzahl von Eingangsanschlüssen 103, 104, 105... und eine Mehrzahl von Ausgangsanschlüssen 106, 107, 108... auf. Die einzelnen Ausgänge sind jeweils mit einem Schalter 109, 110, 111..., z.B. einem Transistor, versehen. Ferner sind
30 schematisch die Anschlüsse 112 und 113 dargestellt, welche der Versorgung des ersten elektronischen Teil-Bauelements 101 mit einer Wechselspannung dienen. Weiterhin sind die Schalter 109, 110, 111... derart eingerichtet, dass sie mit einer ersten

Halbwelle der Wechselspannung betrieben werden, oder anders ausgedrückt, dass sie auf eine Polarität der Wechselspannung schalten, d.h. ein Ausgangssignal des ersten elektronischen Teil-Bauelements wird über die Schalter 109, 110, 111... an die Ausgänge 106, 107, 108... weitergeleitet. Beispielsweise schalten die Transistoren, welche die Schalter 109, 110, 111... ausbilden, wenn die negative Phase der Wechselspannung an den Transistoren anliegt.

- 5 10 Das zweite elektronische Teil-Bauelement 102 des Paars weist eine Mehrzahl von Eingangsanschlüssen 114, 115, 116... und eine Mehrzahl von Ausgangsanschlüssen 117, 118, 119... auf. Die einzelnen Ausgänge sind jeweils mit einem Schalter 120, 121, 122..., z.B. einem Transistor, versehen. Ferner sind 15 schematisch die Anschlüsse 123 und 124 dargestellt, welche der Versorgung des zweiten elektronischen Teil-Bauelements 102 mit einer Wechselspannung dienen. Weiterhin sind die Schalter 120, 121, 122... derart eingerichtet, dass sie auf die andere Polarität der Wechselspannung schalten als die des ersten 20 elektronischen Teil-Bauelements 101, d.h. ein Ausgangssignal des zweiten elektronischen Teil-Bauelements 102 wird über die Schalter 120, 121, 122... an die Ausgänge 117, 118, 119... weitergeleitet. Beispielsweise schalten die Transistoren, welche die Schalter 120, 121, 122... ausbilden, wenn die 25 positive Phase der Wechselspannung an den jeweiligen Transistoren anliegt, falls die Schalter 109, 110, 111... schalten, wenn die negative Phase der Wechselspannung an den jeweiligen Transistoren anliegt. Die zueinander korrespondierenden Ausgänge des ersten elektronischen Teil- 30 Bauelements 101 und des zweiten elektronischen Teil-Bauelements 102 sind dann zusammengeschaltet, um jeweils einen Ausgang des elektronischen Bauelements 100 auszubilden. D.h. die beiden Ausgänge 106 und 117 bilden zusammen den Ausgang 125 des elektronischen Bauelements, die beiden Ausgänge 107

und 118 bilden zusammen den Ausgang 126 des elektronischen Bauelements und die beiden Ausgänge 108 und 119 bilden zusammen den Ausgang 127 des elektronischen Bauelements.

- 5 Auch ist zu beachten, dass die Phase der Versorgungsspannung des zweiten Teil-Bauelements 102 um 180° gegenüber der Versorgungsspannung des ersten elektronischen Teil-Bauelements 101 verschoben ist. D.h. das in Fig. 1 an den Anschlüssen 112 und 124 die gleiche Phase der Wechselspannung anliegt,
- 10 wohingegen an den Anschlüssen 113 und 123 die um 180° verschobene Phase der Wechselspannung anliegt. Vorzugsweise ist vor die Versorgungsanschlüsse 112, 113, 123 und 124 ein Spannungsbegrenzer (nicht gezeigt) geschaltet, um zu verhindern, dass die elektronischen Teil-Bauelemente durch
- 15 eine zu hohe Spannung zerstört werden. Dies ist insbesondere wichtig, weil die in einer Spule induzierte Wechselspannung von der Änderung des magnetischen Flusses durch die Spule hindurch abhängt, welcher wiederum zum Beispiel von dem Abstand der Spule vom Erzeuger des elektromagnetischen Feldes
- 20 (im Falle eines passiven ID-Tags der Auslesevorrichtung) abhängt, welcher Abstand bei bestimmten Anwendungen schwer konstant gehalten werden kann.

Das in Fig. 1 gezeigte Ausbilden von Paaren von

- 25 funktionsgleichen elektronischen Teil-Bauelementen, stellt auf einfache Weise die Möglichkeit bereit, dass ein elektronisches Bauelement während beider Halbwellen einer Wechselspannung betrieben werden kann, wobei die beiden Halbwellen um 180° phasenverschoben sind. Wenn die Wechselspannung an dem ersten
- 30 elektronischen Teil-Bauelement 101 des Paars ihr Maximum erreicht, so schaltet das erste elektronische Teil-Bauelement 101 und die Wechselspannung am zweiten elektronischen Teil-Bauelement 102 des Paars erreicht ihr Minimum, und wenn die Wechselspannung an dem ersten elektronischen Teil-Bauelement

101 des Paars ihr Minimum erreicht, so schaltet das zweite elektronische Teil-Bauelement 102, an dem die Wechselspannung dann ihr Maximum erreicht.

5 Anschaulich kann das elektronische Bauelement so verstanden werden, dass die einzelnen elektronischen Teil-Bauelemente als Gleichspannungs-Blöcke angesehen werden, wenn die Amplitude zwischen den Anschlüssen 112 und 124 bzw. 113 und 123 ihr Maximum erreicht. Dann werden auch die Eingangssignale an der

10 Eingängen der elektronischen Teil-Bauelemente 101 bzw. 102 verarbeitet. Die beiden elektronischen Teil-Bauelemente eines Paars erzeugen die Ausgangssignale, welche an den Ausgängen anliegen, für die Dauer jeweils einer Halbwelle. Da die beiden Halbwellen um 180° phasenverschoben sind, kann das

15 elektronische Schaltelement ohne Unterbrechungen betrieben werden.

Die beiden funktionsgleichen elektronischen Teil-Bauelement eines Paars werden parallel verwendet, um eine

20 zufriedenstellende Funktion des elektronischen Bauelements während der beiden Halbwellen einer Wechselspannung zu erzielen. Die beiden Funktionsblöcke teilen sich die Eingangssignale und die zueinander korrespondierenden Ausgänge der beiden elektronischen Teil-Bauelemente werden nach den

25 Schaltern, z.B. Transistoren, miteinander gekoppelt.

Abhängig von der Zeitdauer, während welcher die elektronischen Teil-Bauelemente 101 und 102 als Gleichspannungsblöcke betrieben werden können, kann jeder bekannte einfache Logik-
30 Schaltkreis, wie zum Beispiel Inverter, Logik-Gatter, oder Flip-Flop als Funktionsblöcke verwendet werden. Ein Logik-Schaltkreis kann auch aus einer Mehrzahl von einzelnen Logik-Gattern, wie zum Beispiel UND-Gattern, ODER-Gattern,

Invertern, usw. aufgebaut sein. Die einzelnen Logik-Gatter können in mehreren Stufen hintereinander aufgebaut werden.

Zu beachten ist jedoch, dass, um einen logischen Zustand am 5 Ausgang, während des Schaltens aufrecht erhalten zu können, die Kapazität an dem Ausgang an die Ströme angepasst sein müssen, welche während des Zeitintervalls des Schaltens fließen. Ferner muss die Treiberfähigkeit jedes individuellen 10 elektronischen Teil-Bauelements des elektronischen Bauelements angepasst werden, so dass eine Logik-Stufe ihre alten Zustände nicht behält und dass sie stark genug ist, um die nächste Logik-Stufe zu treiben. Eine Eingangskapazität einer nächsten 15 Stufe von elektronischen Teil-Bauelementen muss auf die Treiberfähigkeit der vorherigen Stufe von elektronischen Teil-Bauelementen angepasst werden.

Fig. 2 zeigt eine schematische Darstellung eines elektronischen Teil-Bauelements 600, wie es als elektronisches Teil-Bauelement, oder anders gesagt als Funktionsblock, in dem 20 elektronischen Bauelement verwendet werden kann. Als Beispiel ist schematisch ein Funktionsblock mit mehreren Eingängen, einem AND-Gatter 601, einem OR-Gatter 602 und drei Invertern 603, 604 und 605 dargestellt. In einem erfindungsgemäßen Bauelement können alle Arten von Logik-Gatter, Invertern 25 und/oder Flip-Flops in einer oder mehreren Stufen hintereinandergeschaltet verwendet werden.

Als Ausführungsbeispiel der Erfindung wird nachfolgend eine einfaches Radiofrequenz-Identifizierungsmarke, nachfolgend 30 auch als RFID-Tag bezeichnet, beschreiben. Bevor jedoch auf dessen Design eingegangen wird, wird ein spezielles Kodierverfahren ausgewählt und beschrieben.

Informationen können auf einem RFID-TAG mittels verschiedener Verfahren kodiert werden. In dem Ausführungsbeispiel wird jedes Bit an Information in einem zweidimensionalen Raum, d.h. in der Zeit und der Amplitude kodiert.

5

Das Zeitkodieren stellt ein Frequenzkodieren dar. Wenn ein Ausleser für ein RFID-Tag eine zeitveränderliche elektromagnetische Radiofrequenzwelle den so genannten Träger (Trägerwelle) aussendet, welche durch eine Frequenz f

10 gekennzeichnet ist, wird jedes Bit mittels des folgenden Prinzips kodiert:

- das erste Bit, Bit 0, wird mittels der Frequenz $f/2$ kodiert,
- das zweite Bit, Bit 1, wird mittels der Frequenz $f/4$
- 15 kodiert,
- das dritte Bit, Bit 2, wird mittels der Frequenz $f/8$ kodiert, usw.

Die allgemeine Kodierformel ist somit, dass das n -te Bit mittels der Frequenz $f/(2^{(n+1)})$ kodiert wird.

20

Ein großer Nachteil dieses Kodierverfahrens ist die lange Zeitdauer, welche benötigt wird, um den Code, d.h. die kodierten Informationen, auszulesen, insbesondere wenn der Code lang gegenüber der Trägerfrequenz ist, d.h. wenn viele

25 Bits an Informationen bei Verwendung einer niedrigen Trägerfrequenz übermittelt werden sollen. Dieser Nachteil könnte vermieden werden, wenn das Auslesen parallelisiert wird wobei die Frequenzen kombiniert werden, um sie miteinander zu modulieren.

30

Jedes Bit kann eines von zwei möglichen Booleschen Zuständen einnehmen, welche mit „0“ und „1“ gekennzeichnet werden. Bei dem Amplitudenkodieren, welches gemäß dem Ausführungsbeispiel verwendet wird, wird der Unterschied zwischen diesen beiden

Zuständen mittels des Unterschiedes des Leistungsverbrauches in den beiden Zuständen ausgedrückt. D.h. der „0“-Zustand wird mittels eines Leistungsverbrauchs von P_0 Watt und der „1“-Zustand mittels eines Leistungsverbrauches von P_1 Watt kodiert,
5 wobei $P_1 = P_0 + \text{diff}$, mit $\text{diff} > 0$ Watt ist.

Mittels Kombinierens der beiden beschriebenen Kodierungsverfahren ist es möglich alle gewünschten Datenkombinationen zu kodieren. Die Bit-Nummer wird mittels der Frequenz kodiert
10 (zeitkodiert) und der Bit-Zustand („0“ oder „1“) mittels des Leistungsverbrauchs, d.h. mittels Pulskodierens. Mittels dieser Verfahrens werden somit zwei verschiedene Datensätze, d.h. ein Datensatz für die Bit-Nummer und ein Datensatz für den Zustand des betreffenden Bits, kodiert. Für den Ausleser kann ein
15 Spektrum des zeitlichen Leistungsverbrauchs mit einem Spektrum eines zeitlichen Widerstandverlaufs verglichen werden, wobei das RFID-Tag einen sich zeitlich ändernden Widerstand darstellt. Die Bestimmung dieses Widerstandes kann mittels der magnetischen Kopplungsregeln zwischen zwei Spulen, d.h. der
20 Spule des Auslesers und der Spule des RFID-Tags, bestimmt werden, wobei die Ströme in der Ausleserspule gemessen werden, welche durch die Gegenwart des RFID-Tags induziert werden.

In **Fig. 3** sind Ergebnisse einer Simulation eines 8-Bit RFID-Tags gemäß der Erfindung dargestellt, wobei die Informationen des RFID-Tags mittels des oben beschriebenen kombinierten Kodierverfahrens kodiert wurden. Die X-Achse (Abzisse) in Fig. 3 stellt die Zeitachse in Mikrosekunden dar, wohingegen die Y-Achse (Ordinate) den Leistungsverbrauch in Einheiten von
25 Mikrowatt durch das elektronische Bauelement darstellt, wobei der Leistungsverbrauch an den Spulenanschlüssen des Auslesers, d.h. über die Spule des Ausleser, gemessen wird.
30

In Fig. 3 ist der Leistungsverbrauch für drei verschiedene Bit-Konfigurationen dargestellt. Die einzelnen Verläufe des Leistungsverbrauchs, welche sich für die drei verschiedenen Bit-Konfigurationen ergeben, sind überlagert dargestellt.

5

In der ersten Konfiguration 230, in welcher der Leistungsverbrauch etwa 680 Mikrowatt beträgt, befinden sich alle Bits des 8-Bit RFID-Tags im „0“-Zustand. Dieser Leistungsverbrauch ist für die gesamte dargestellte Zeitdauer 10 konstant, da sich kein Bit im „1“-Zustand befindet und somit auch keine zusätzliche frequenzmodulierte Last und damit ein zusätzlicher Leistungsverbrauch auftritt.

In der zweiten Konfiguration 231 ist das sechste Bit des 8-Bit 15 RFID-Tags im „1“-Zustand, während sich die restlichen Bits des 8-Bit RFID-Tags im „0“-Zustand befinden. Der Verlauf des Leistungsverbrauch an den Spulenanschlüssen weist folgenden Verlauf auf. In der Zeitperiode von 0 bis etwa 4,25 Mikrosekunden beträgt der Leistungsverbrauch etwa 680 20 Mikrowatt. Innerhalb dieser Zeitperiode wirkt sich der „1“-Zustand des sechsten Bits nicht aus. In der Zeitperiode von etwa 4,25 bis etwa 8,5 Mikrosekunden steigt der Leistungsverbrauch auf etwa 735 Mikrowatt an. Der zusätzliche Leistungsverbrauch von etwa 55 Mikrowatt korrespondiert zu dem 25 Lastanstieg, welcher durch das sich im „1“-Zustand befindliche sechste Bit verursacht wird. Von etwa 8,5 bis etwa 12,75 Mikrosekunden beträgt der Leistungsverbrauch wieder etwa 680 Mikrowatt. Innerhalb dieser Zeitperiode wirkt sich durch die Zeitzkodierung die zusätzliche Last, welche durch den „1“- 30 Zustand des sechsten Bits gebildet wird, nicht aus. Dies kommt daher, dass in der kombinierten Zeit- und Pulskodierung, die Nummer des Bits mittels Zeitzkodierung durchgeführt wird und sich bei der gewählten Zeitzkodierung der zusätzliche Leistungsverbrauch des sechsten Bits in dieser Zeitperiode

nicht auswirkt. Von etwa 12,75 bis 17,0 Mikrosekunden steigt der Leistungsverbrauch wieder auf etwa 735 Mikrowatt an. Der zusätzliche Leistungsverbrauch von etwa 55 Mikrowatt korrespondiert wiederum zu dem Lastanstieg, welcher durch das

5 sich im „1“-Zustand befindliche sechste Bit verursacht wird. In dieser Zeitperiode wirkt sich der zusätzliche Leistungsverbrauch, welcher durch den „1“-Zustand des sechsten Bits verursacht wird, wieder aus. In der restlichen in der Figur dargestellten Zeitperiode von etwa 17,0 bis etwa 20,0

10 Mikrosekunden beträgt der Leistungsverbrauch der zweiten Konfiguration 231 wiederum etwa 580 Mikrowatt.

In der dritten Konfiguration 232 ist das sechste Bit und das siebte Bit des 8-Bit RFID-Tags im „1“-Zustand, während sich

15 die restlichen Bits des 8-Bit RFID-Tags im „0“-Zustand befinden. Der Verlauf des Leistungsverbrauch an den Spulenanschlüssen weist folgenden Verlauf auf. In der Zeitperiode von 0 bis etwa 4,25 Mikrosekunden beträgt der Leistungsverbrauch etwa 680 Mikrowatt. Innerhalb dieser

20 Zeitperiode wirkt sich durch die Zeitkodierung weder der „1“-Zustand des sechsten Bits noch der „1“-Zustand des siebten Bits aus. Von etwa 4,25 bis etwa 8,5 Mikrosekunden steigt der Leistungsverbrauch auf etwa 735 Mikrowatt an. Der zusätzliche Leistungsverbrauch von etwa 55 Mikrowatt korrespondiert zu dem

25 Lastanstieg, welcher durch das sich im „1“-Zustand befindliche sechste Bit verursacht wird. Von etwa 8,5 bis etwa 12,75 Mikrosekunden beträgt der Leistungsverbrauch weiterhin etwa 735 Mikrowatt. Innerhalb dieses Zeitbereichs wirkt sich durch die Zeitkodierung der Anstieg des Leistungsverbrauchs durch

30 das siebte Bit aus. Wohingegen sich der zusätzliche Leistungsverbrauch durch den „1“-Zustand des sechsten Bits nicht auswirkt. In der Zeitperiode von etwa 12,75 bis etwa 17,0 Mikrosekunden beträgt der Leistungsverbrauch etwa 790 Mikrowatt. Innerhalb dieser Zeitperiode wirkt sich durch

die Zeitkodierung sowohl der Anstieg des Leistungsverbrauchs, welcher durch den „1“-Zustand des sechsten Bits verursacht wird, als auch der Anstieg des Leistungsverbrauchs, welcher durch den „1“-Zustand des siebten Bits verursacht wird, aus.

5 In der restlichen in der Figur dargestellten Zeitperiode von etwa 17,0 bis etwa 20,0 Mikrosekunden beträgt der Leistungsverbrauch der dritten Konfiguration 232 wiederum etwa 580 Mikrowatt. Während dieser Zeitperiode wirken sich weder der „1“-Zustand des sechsten Bits, noch der „1“-Zustand des
10 siebten Bits aus.

Um das oben beschriebene Kodierverfahren in einem RFID-Tag zu implementieren, welches robust ist und nur eine geringe Fläche benötigt, wird ein Frequenzteiler zum Durchführen der
15 Zeitkodierung benötigt.

Ein Design eines Frequenzteilungsbasiert auf einem einfachen D-Latch, welches ein gut bekanntes und weitverbreitetes elektronisches Bauteil ist. Eine schematisch gehaltene
20 Darstellung eines D-Latches ist in **Fig. 4** dargestellt.

Ein D-Latch 340, bzw. ein Frequenzteiler, weist einen ersten Ausgangsanschluss 341 auf. Der erste Ausgangsanschluss 341 ist mit einem ersten Knoten 342 gekoppelt. Der erste Knoten 342
25 ist mit einem ersten Anschluss 343 eines ersten Schalters 344 gekoppelt. Ein zweiter Anschluss 345 des ersten Schalters 344 ist mit einem zweiten Knoten 346 gekoppelt. Der zweite Knoten 346 ist mit einem ersten Anschluss 347 eines zweiten Schalters 348 gekoppelt. Ein zweiter Anschluss 349 des zweiten Schalters
30 348 ist mit einem dritten Knoten 350 gekoppelt. Der zweite Knoten 346 ist ferner mit einem ersten Anschluss 351 eines ersten Inverters 352 gekoppelt. Ein zweiter Anschluss 353 des ersten Inverters 352 ist mit einem ersten Anschluss 354 eines zweiten Inverters 355 gekoppelt. Ein zweiter Anschluss 356 des

zweiten Inverters 355 ist mit dem dritten Knoten 350 gekoppelt.

Der dritte Knoten 350 ist mit einem ersten Anschluss 357 eines 5 dritten Schalters 358 gekoppelt. Ein zweiter Anschluss 359 des dritten Schalters 358 ist mit einem vierten Knoten 360 gekoppelt. Der vierte Knoten 360 ist mit einem ersten Anschluss 361 eines vierten Schalters 362 gekoppelt. Ein zweiter Anschluss 363 des zweiten Schalters 362 ist mit einem 10 fünften Knoten 364 gekoppelt. Der vierte Knoten 360 ist mit einem ersten Anschluss 365 eines dritten Inverters 366 gekoppelt. Ein zweiter Anschluss 367 des dritten Inverters 366 ist mit einem sechsten Knoten 369 gekoppelt. Der sechste Knoten 369 ist mit einem ersten Anschluss 370 eines vierten 15 Inverters 371 gekoppelt. Ein zweiter Anschluss 372 des vierten Inverters 371 ist mit dem fünften Knoten 364 gekoppelt. Der sechste Knoten 369 ist ferner mit dem ersten Knoten 342 gekoppelt. Der fünfte Knoten 364 ist ferner mit einem zweiten Ausgangsanschluss 373 des D-Latches gekoppelt. Der erste, 20 zweite, dritte und vierte Inverter werden jeweils mittels Wechselspannungen VDD und VSS versorgt.

Wenn am ersten und vierten Schalter ein erstes Taktsignal CLK angelegt ist, wird am zweiten und dritten Schalter ein zweites 25 Taktsignal \CLK angelegt, die beiden Taktsignale sind differentiell zueinander. Das bedeutet, wenn der erste und vierte Schalter geöffnet sind, d.h. an ihnen das Taktsignal \CLK angelegt sind, sind der zweite und dritte Schalter geschlossen, d.h. es ist ein Taktsignal CLK angelegt, und 30 umgekehrt. Die Schalter können zum Beispiel als Transistor ausgebildet sein, wobei dann der erste und zweite Anschluss jeweils einem ersten und zweiten Source/Drain-Anschluss entsprechen und das Taktsignal an das Gate des jeweiligen Transistors angelegt wird.

In Fig. 5 wird die Funktionsweise eines D-Latches der Fig. 4 als Frequenzteilera beschrieben.

5 In Fig. 5a ist der Frequenzteiler aus Fig. 4 in seinem Anfangszustand dargestellt. Als Anfangszustand wurde ein Zustand gewählt, in welchem das Taktsignal CLK einem Zustand „0“ entspricht, d.h. kein Taktsignal am ersten und am vierten Schalter anliegt und diese geöffnet sind und in welchem am 10 ersten Ausganganschluss 341 ein „0“-Zustand anliegt. Dies bedeutet einerseits, dass der zweite und dritte Schalter geschlossen sind. Andererseits bedeutet es, dass am ersten Anschluss 342 des ersten Schalters 343, am ersten Knoten 341, am sechsten Knoten 369 und damit am ersten Anschluss 370 des 15 vierten Inverters 371 eine „0“ anliegt. Dies führt dazu, dass am zweiten Anschluss 372 des vierten Inverters 371, am fünften Knoten 364 und am zweiten Anschluss 363 des vierten Schalters 362 eine „1“ anliegt. Somit liegt auch am zweiten Ausganganschluss 373 des Frequenzteilera eine „1“ an.

20

In Fig. 5b ist der Frequenzteiler aus Fig. 5a in einem Zustand einen halben Takt später dargestellt, d.h. das Taktsignal CLK ist in einem Zustand „1“. Damit liegt ein Taktsignal am ersten und am vierten Schalter an und diese sind geschlossen, 25 wohingegen am zweiten und am dritten Schalter kein Taktsignal anliegt und diese geöffnet sind. Hierdurch ergibt sich für den Frequenzteiler der Fig. 5b der folgende Zustand.

Am ersten Schalter 344 liegt an beiden Anschlüssen ein „0“ 30 Zustand an, somit liegt dieser „0“ Zustand auch am zweiten Knoten 346, am ersten Anschluss 347 des zweiten Schalters 348 und am ersten Anschluss 351 des ersten Inverters 352 an. Somit liegt sowohl am zweiten Anschluss 353 des ersten Inverters 352 und am ersten Anschluss 354 des zweiten Inverters 355 ein „1“

Zustand an. Somit liegt am zweiten Anschluss 356 des zweiten Inverters 355 am dritten Knoten 350, am zweiten Anschluss 349 des zweiten Schalters 348 und am ersten Anschluss 357 des dritten Schalters 358 ein „0“ Zustand an.

5

Am ersten Ausgangsanschluss 341 des Frequenzteiliders 340, dem ersten Knoten 342, dem sechsten Knoten 369, dem ersten Anschluss 370 des vierten Inverters 371 und dem zweiten Anschluss 367 des dritten Inverters 366 liegt weiterhin ein „0“ Zustand an. Somit liegt am zweiten Anschluss 372 des vierten Inverters 371, dem fünften Knoten 364, dem zweiten Ausgangsanschluss 373 des Frequenzteiliders, dem beiden Anschlüssen des vierten Schalters 362, dem zweiten Anschluss 359 des dritten Schalters 358 dem vierten Knoten 360 und am ersten Anschluss 365 des dritten Inverters 366 ein „1“ Zustand an.

In Fig. 5c ist der Frequenzteiler aus Fig. 5b in einem Zustand einen halben Takt später dargestellt, d.h. das Taktsignal CLK 20 ist in einem Zustand „0“. Damit liegt kein Taktsignal am ersten und am vierten Schalter an und diese sind geöffnet, wohingegen am zweiten und am dritten Schalter ein Taktsignal anliegt und diese geschlossen sind. Hierdurch ergibt sich für den Frequenzteiler der Fig. 5c der folgende Zustand.

25

Am ersten Anschluss 343 des ersten Schalter 344 liegt ein „1“ Zustand an, wohingegen am zweiten Anschluss 345 des zweiten Schalters 344 ein „0“ Zustand anliegt. Somit liegt dieser „0“ Zustand auch am zweiten Knoten 346, am ersten Anschluss 347 des zweiten Schalters 348 und am ersten Anschluss 351 des ersten Inverters 352 an. Somit liegt sowohl am zweiten Anschluss 353 des ersten Inverters 352 und am ersten Anschluss 354 des zweiten Inverters 355 ein „1“ Zustand an. Somit liegt am zweiten Anschluss 356 des zweiten Inverters 355, am dritten

Knoten 350, am zweiten Anschluss 349 des zweiten Schalters 348 und am ersten Anschluss 357 des dritten Schalters 358 ein „0“ Zustand an.

- 5 Am ersten Ausgangsanschluss 341 des Frequenzteilers 340, dem ersten Knoten 342, dem sechsten Knoten 369, dem ersten Anschluss 370 des vierten Inverters 371 und dem zweiten Anschluss 367 des dritten Inverters 366 liegt nun ein „1“ Zustand an. Somit liegt am zweiten Anschluss 372 des vierten
- 10 Inverters 371, dem fünften Knoten 364, dem zweiten Ausgangsanschluss 373 des Frequenzteilers, dem beiden Anschlüssen des vierten Schalters 362, dem zweiten Anschluss 359 des dritten Schalters 358 dem vierten Knoten 360 und am ersten Anschluss 365 des dritten Inverters 366 ein „0“ Zustand
- 15 an.

In Fig. 5d ist der Frequenzteiler aus Fig. 5c in einem Zustand einen halben Takt später dargestellt, d.h. das Taktsignal CLK ist in einem Zustand „1“. Damit liegt ein Taktsignal am ersten

20 und am vierten Schalter an und diese sind geschlossen, wohingegen am zweiten und am dritten Schalter kein Taktsignal anliegt und diese geöffnet sind. Hierdurch ergibt sich für den Frequenzteiler der Fig. 5d der folgende Zustand.

- 25 Am ersten Schalter 344 liegt an beiden Anschlüssen ein „1“ Zustand an, somit liegt dieser „1“ Zustand auch am zweiten Knoten 346, am ersten Anschluss 347 des zweiten Schalters 348 und am ersten Anschluss 351 des ersten Inverters 352 an. Somit liegt sowohl am zweiten Anschluss 353 des ersten Inverters 352
- 30 und am ersten Anschluss 354 des zweiten Inverters 355 ein „0“ Zustand an. Somit liegt am zweiten Anschluss 356 des zweiten Inverters 355, am dritten Knoten 350, am zweiten Anschluss 349 des zweiten Schalters 348 und am ersten Anschluss 357 des dritten Schalters 358 ein „1“ Zustand an.

Am ersten Ausgangsanschluss 341 des Frequenzteilers 340, dem ersten Knoten 342, dem sechsten Knoten 369, dem ersten Anschluss 370 des vierten Inverters 371 und dem zweiten Anschluss 367 des dritten Inverters 366 liegt weiterhin ein „1“ Zustand an. Somit liegt am zweiten Anschluss 372 des vierten Inverters 371, dem fünften Knoten 364, dem zweiten Ausgangsanschluss 373 des Frequenzteilers, dem beiden Anschlüssen des vierten Schalters 362, dem zweiten Anschluss 359 des dritten Schalters 358 dem vierten Knoten 360 und am ersten Anschluss 365 des dritten Inverters 366 ein „0“ Zustand an.

In Fig. 5e ist der Frequenzteiler aus Fig. 5d in einem Zustand einen halben Takt später dargestellt, d.h. das Taktsignal CLK ist in einem Zustand „0“. Damit liegt kein Taktsignal am ersten und am vierten Schalter an und diese sind geöffnet, wohingegen am zweiten und am dritten Schalter ein Taktsignal anliegt und diese geschlossen sind. Hierdurch ergibt sich für den Frequenzteiler der Fig. 5e der folgende Zustand.

Am ersten Anschluss 343 des ersten Schalter 344 liegt ein „0“ Zustand an, wohingegen am zweiten Anschluss 345 des zweiten Schalters 344 ein „1“ Zustand anliegt. Somit liegt dieser „1“ Zustand auch am zweiten Knoten 346, am ersten Anschluss 347 des zweiten Schalters 348 und am ersten Anschluss 351 des ersten Inverters 352 an. Somit liegt sowohl am zweiten Anschluss 353 des ersten Inverters 352 und am ersten Anschluss 354 des zweiten Inverters 355 ein „0“ Zustand an. Somit liegt am zweiten Anschluss 356 des zweiten Inverters 355, am dritten Knoten 350, am zweiten Anschluss 349 des zweiten Schalters 348 und am ersten Anschluss 357 des dritten Schalters 358 ein „1“ Zustand an.

Am ersten Ausgangsanschluss 341 des Frequenzteilers 340, dem ersten Knoten 342, dem sechsten Knoten 369, dem ersten Anschluss 370 des vierten Inverters 371 und dem zweiten Anschluss 367 des dritten Inverters 366 liegt nun ein „0“

5 Zustand an. Somit liegt am zweiten Anschluss 372 des vierten Inverters 371, dem fünften Knoten 364, dem zweiten Ausgangsanschluss 373 des Frequenzteilers, dem beiden Anschlüssen des vierten Schalters 362, dem zweiten Anschluss 359 des dritten Schalters 358 dem vierten Knoten 360 und am 10 ersten Anschluss 365 des dritten Inverters 366 ein „1“ Zustand an.

Somit ist erkennbar, dass das D-Latch der Fig. 5 als ein Frequenzteiler verwendet werden kann. Wenn ein Taktsignal der 15 Eingangsfrequenz f für die Schalter verwendet wird, ergibt sich die Ausgangsfrequenz, welche an den Ausgangsanschlüssen 341 und 373 anliegt, zu $f/2$.

Solche Frequenzteiler können in Ketten hintereinander 20 geschaltet werden, um alle Frequenzen der Reihe $f/(2^{(n+1)})$ zu erzeugen, welche für die Zeitkodierung des oben beschriebenen kombinierten Kodierungsverfahrens benötigt werden. Hierzu wird der erste Ausgangsanschluss 341 mit dem Takteingang der nachfolgenden Stufe gekoppelt. Hierdurch lässt sich eine 25 Frequenzreihe von $f/(2^{(n+1)})$ erzeugen, welche an den ersten Ausgängen 341 der korrespondierenden Stufen der einzelnen Frequenzteiler abgegriffen werden kann. Jeder Ausgangsanschluss Q_n einer Frequenzteilerstufe n wird entweder mit einer Last gekoppelt oder nicht mit einer Last gekoppelt, 30 um den globalen Leistungsverbrauch entweder zu steigern oder nicht zu steigern und somit eine Amplitudenkodierung der Datenbits der auf dem RFID-TAG gespeicherten Information durchführen zu können. Durch den in Fig. 5 erläuterten

Frequenzteiler lässt sich somit die oben erläuterte kombinierte Kodierung durchführen.

Das unter Bezugnahme auf Fig. 5 erläuterte D-Latch verwendet 5 Gleichspannungen, welche als VDD und VSS an die Inverter angelegt werden. Wie bereits erläutert erzeugt die Antennenspule eines RFID-Tags jedoch eine Wechselspannung. Somit muss das Latch bzw. der Frequenzteiler aus Fig. 5 angepasst werden, um mittels Wechselspannung betrieben werden 10 zu können. Dies wird unter Bezug auf Fig. 6 erläutert.

In **Fig. 6** ist gezeigt wie die Inverter eines Frequenzteiliders verändert werden müssen, damit sie mittels Wechselspannung betrieben werden können. Fig. 6 zeigt ein Detail aus dem 15 Aufbau eines Inverters aus Fig. 5. Die Idee hierzu ist, dass anstelle eines einzelnen Inverters ein Paar von funktionsgleichen Invertern verwendet wird. Dies ist in Fig. 6 dargestellt.

20 Ein erfindungsgemäßer Inverter 580 weist einen Eingangsanschluss 581 auf. Der Eingangsanschluss 581 ist mit einem ersten Knoten 582 gekoppelt. Der erste Knoten 582 ist mit einem ersten Eingang 583 eines ersten herkömmlichen Inverters 584 gekoppelt. Ein erster Ausgang 585 des ersten 25 herkömmlichen Inverters 584 ist mit einem ersten Anschluss 586 eines ersten Schalters 587 gekoppelt. Ein zweiter Anschluss 588 des ersten Schalters 587 ist mit einem zweiten Knoten 589 gekoppelt.

30 Ferner ist der erste Knoten 582 ist mit einem ersten Anschluss 590 eines zweiten herkömmlichen Inverters 591 gekoppelt. Ein erster Anschluss 592 des zweiten herkömmlichen Inverters 591 ist mit einem ersten Anschluss 593 eines zweiten Schalters 594 gekoppelt. Ein zweiter Anschluss 595 des zweiten Schalters 594

ist mit dem zweiten Knoten 589 gekoppelt. Der zweite Knoten 589 ist mit einem Ausgangsanschluss 596 des erfindungsgemäßen Inverters gekoppelt.

5 An den ersten und zweiten herkömmlichen Inverter wird eine Wechselspannung als Versorgungsspannung angeschlossen. Die Wechselspannung wird hierbei so an die Inverter angelegt, dass der erste herkömmliche Inverter 584 in einer ersten Halbwelle, d.h. mit einer ersten Polarität, der Wechselspannung betrieben

10 wird, wohingegen der zweite herkömmliche Inverter 591 mit der zweiten Halbwelle, d.h. mit einer zweiten Polarität, der Wechselspannung betrieben wird. Ferner wird der erste Schalter 587 mit der ersten Halbwelle der Wechselspannung geschaltet, wohingegen der zweite Schalter 594 mit der zweiten Halbwelle

15 der Wechselspannung geschaltet wird. Als erster und zweiter Schalter können Transistoren verwendet werden. In diesem Fall stellen jeweils der erste und zweite Anschluss des ersten und zweiten Schalters erste und zweite Source/Drain Anschlüsse dar und die Wechselspannung wird an die Gates der Transistoren

20 angelegt, um diese zu schalten.

Somit kann der erfindungsgemäße Inverter der Fig. 6 mit einer Wechselspannung betrieben werden. Er stellt während beider Halbwellen einer Wechselspannung ein Ausgangssignal bereit.

25 Der erste herkömmliche Inverter 584 und der erste Schalter 587 stellen einen ersten funktionellen Block dar, welcher ein Beispiel für ein erstes elektronisches Teil-Bauelements eines Paares von funktionsgleichen elektronischen Teil-Bauelementen

30 ist, wie es in der Fig. 1 dargestellt ist.

Der zweite herkömmliche Inverter 591 und der zweite Schalter 594 stellen einen zweiten funktionellen Block dar, welcher ein Beispiel für das zweite elektronische Teil-Bauelement des

Paares von funktionsgleichen elektronischen Teil-Bauelementen ist, wie es in der Fig. 1 dargestellt ist.

Zur Veranschaulichung ist in Fig. 6 oberhalb des soeben 5 beschriebenen erfindungsgemäßen Inverters noch einmal der Frequenzteiler aus Fig. 5 dargestellt. Jeweils ein erfindungsgemäßer Inverter kann als Inverter in dem Frequenzteiler der Fig. 5 eingesetzt werden, um so einen erfindungsgemäßen Frequenzteiler zu schaffen, welcher mit 10 einer Wechselspannung betrieben werden kann.

Der in Fig. 6 gezeigte erfindungsgemäße Inverter ist nur als ein Beispiel für ein Paar von elektronischen Teil-Bauelementen zu verstehen. Es können beliebige bekannte Logik- und 15 Speicherbauteile, wie zum Beispiel AND-Gatter, OR-Gatter, NOR-Gatter, NAND-Gatter, EXOR-Gatter, Inverter, Flip-Flop usw. und Kombinationen einstufig oder in mehreren Stufen hintereinander geschaltet, als ein Funktionsblock wie er in Fig. 1 schematisch gezeigt ist, eingesetzt werden, um ein 20 erfindungsgemäßes elektronisches Bauelement auszubilden. Die erfinderische Idee besteht darin, dass, um ein Betrieb mit Wechselspannung zu ermöglichen die einzelnen elektronischen Teil-Bauelemente als Paare von funktionsgleichen elektronischen Teil-Bauelementen bereitgestellt werden, von 25 denen ein Teil-Bauelement des Paars in einer ersten Halbwelle der Wechselspannung betrieben wird, wohingegen das zweite Teil-Bauelement des Paars in der zweiten Halbwelle der Wechselspannung betrieben wird.

In diesem Dokument sind folgende Dokumente zitiert:

[1] An Ultra Small RF Identification Chip for Individual
Recognition Applications, Mitsuo Usami, et al., IEEE
International Solid-State Circuits Conference (2003),

5 Session 22.7

[2] GB 2 165 423

[3] US 2003/0102961

Bezugszeichenliste

100 elektronischer Schaltkreis
101 erstes elektronisches Bauteil
102 zweites elektronisches Bauteil
103 Eingangsanschluss
104 Eingangsanschluss
105 Eingangsanschluss
106 Ausgangsanschluss
107 Ausgangsanschluss
108 Ausgangsanschluss
109 Schalter
110 Schalter
111 Schalter
112 Versorgungsanschluss des ersten elektronischen Bauteils
113 Versorgungsanschluss des ersten elektronischen Bauteils
114 Eingangsanschluss
115 Eingangsanschluss
116 Eingangsanschluss
117 Ausgangsanschluss
118 Ausgangsanschluss
119 Ausgangsanschluss
120 Schalter
121 Schalter
122 Schalter
123 Versorgungsanschluss des zweiten elektronischen Bauteils
124 Versorgungsanschluss des zweiten elektronischen Bauteils
125 Ausgangsanschluss des elektronischen Schaltkreises
126 Ausgangsanschluss des elektronischen Schaltkreises
127 Ausgangsanschluss des elektronischen Schaltkreises
230 erste Konfiguration
231 zweite Konfiguration
232 dritte Konfiguration
340 D-Latch
341 erster Ausgangsanschluss des D-Latches

342 erster Knoten
343 erster Anschluss eines ersten Schalters
344 erster Schalter
345 zweiter Anschluss des ersten Schalters
346 zweiter Knoten
347 erster Anschluss eines zweiten Schalters
348 erster Schalter
349 zweiter Anschluss des zweiten Schalters
350 dritter Knoten
351 erster Anschluss eines ersten Inverters
352 erster Inverter
353 zweiter Anschluss des ersten Inverters
354 erster Anschluss eines zweiten Inverters
355 zweiten Inverter
356 zweiter Anschluss des zweiten Inverters
357 erster Anschluss eines dritten Schalters
358 dritter Schalter
359 zweiter Anschluss des dritten Schalters
360 vierter Knoten
361 erster Anschluss eines vierten Schalters
362 vierter Schalter
363 zweiter Anschluss des vierten Schalters
364 fünfter Knoten
365 erster Anschluss eines dritten Inverters
366 dritter Inverter
367 zweiter Anschluss des dritten Inverters
369 sechster Knoten
370 erster Anschluss eines vierten Inverters
371 vierter Inverter
372 zweiter Anschluss des vierten Inverters
373 zweiter Ausgangsanschluss des D-Latches
580 erfindungsgemäßer Inverter
481 Eingangsanschluss des erfindungsgemäßen Inverters
582 erster Knoten
583 erster Anschluss eines ersten herkömmlichen Inverters
584 erster herkömmlicher Inverter
585 zweiter Anschluss des ersten herkömmlichen Inverters
586 erster Anschluss eines ersten Schalters
587 erster Schalter

588 zweiter Anschluss des ersten Schalters
589 zweiter Knoten
590 erster Anschluss eines zweiten herkömmlichen
Inverters
591 zweiter herkömmlicher Inverter
592 zweiter Anschluss des zweiten herkömmlichen Inverters
593 erster Anschluss eines zweiten Schalters
594 zweiter Schalter
595 zweiter Anschluss des ersten Schalters
596 Ausgangsanschluss des erfindungsgemäßen Inverters
600 elektronisches Bauteil
601 AND-Gatter
602 OR-Gatter
603 Inverter
604 Inverter
605 Inverter

Patentansprüche

1. Elektronisches Bauelement, welches mittels einer Wechselspannung betreibbar ist und welches aufweist:
 - 5 mindestens einen Eingang,
 - mindestens einen Ausgang und
 - ein Paar von funktionsgleichen elektronischen Teil-Bauelementen,
 - bei dem der mindestens eine Eingang des elektronischen Bauelements mit einem jeweiligen Eingang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt ist,
 - 10 bei dem der mindestens eine Ausgang des elektronischen Bauelements mit einem jeweiligen Ausgang der beiden funktionsgleichen elektronischen Teil-Bauelementen gekoppelt ist, und
 - 15 bei dem das elektronische Bauelement derart eingerichtet ist, dass am mindestens einen Ausgang während einer ersten Halbwelle der Wechselspannung nur ein Ausgangssignal eines ersten Teil-Bauelementes des Paares von funktionsgleichen elektronischen Teil-Bauelementen abgreifbar ist, wohingegen während der zweiten Halbwelle der Wechselspannung nur ein Ausgangssignal des zweiten Teil-Bauelementes des Paares von funktionsgleichen elektronischen Teil-Bauelementen abgreifbar ist.
 - 20
 - 25
2. Elektronisches Bauelement gemäß Anspruch 1, bei dem das elektronische Bauelement eine Mehrzahl von Paaren von funktionsgleichen elektronischen Teil-Bauelementen aufweist.
- 30
3. Elektronisches Bauelement gemäß Anspruch 1 oder 2, bei dem zumindest ein Paar von funktionsgleichen

elektronischen Teil-Bauelementen Logik-Gatter, Inverter und/oder Flip-Flops aufweist.

4. Elektronisches Bauelement gemäß einem der Ansprüche 1 bis 5, bei dem das elektronisches Bauelement eine Spule aufweist.
5. Elektronisches Bauelement gemäß einem der Ansprüche 1 bis 10 4, welches einen Spannungsbegrenzer aufweist, welcher die Wechselspannung begrenzt, welche an einem elektronischen Teil-Bauelement des Paars von funktionsgleichen elektronischen Teil-Bauelementen anliegt.
6. Elektronisches Bauelement gemäß einem der Ansprüche 1 bis 15 5, bei dem eines der elektronischen Teil-Bauelemente eines Paars von funktionsgleichen elektronischen Teil-Bauelementen einen Schalter aufweist.
7. ID-Tag, welches ein elektronisches Bauelement gemäß einem 20 6 aufweist.
8. ID-Tag gemäß Anspruch 7, bei dem das ID-Tag einen Speicher zum Speichern von Informationen aufweist.
- 25 9. ID-Tag gemäß Anspruch 7 oder 8, bei dem das ID-Tag einen Kodierer zum Kodieren von Informationen aufweist.
10. ID-Tag gemäß Anspruch 9, bei dem der Kodierer derart 30 eingerichtet ist, dass mit ihm Zeit-Kodierung und/oder Puls-Kodierung möglich ist.
11. Anordnung, welche ein ID-Tag, gemäß einem der Ansprüche 7 bis 10 und eine Lesevorrichtung aufweist, wobei die

Lesevorrichtung und das ID-Tag derart eingerichtet sind,
dass sie berührungs frei miteinander kommunizieren können.

1/5

FIG 1






FIG 2





3/5

FIG 4





FIG 5A

Start: CLK=0 & Q=0



4/5

FIG 5B

CLK=1




FIG 5C

CLK=0




FIG 5D

CLK=1




FIG 5E

CLK=0





FIG 6



INTERNATIONAL SEARCH REPORT

International Application No

PCT/DE2004/001374

A. CLASSIFICATION OF SUBJECT MATTER
 IPC 7 G06K19/07 H02J5/00

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
 IPC 7 G06K H02J

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal, WPI Data

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 5 870 031 A (KAISER ULRICH ET AL) 9 February 1999 (1999-02-09) the whole document -----	1,4-11
X	US 6 229 349 B1 (FRANCKART JEAN-PIERRE ET AL) 8 May 2001 (2001-05-08) abstract; figure 1 -----	1
A	USAMI M ET AL: "Powder LSI: an ultra small RF identification chip for individual recognition applications" IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, 9 February 2003 (2003-02-09), pages 1-10, XP010661481 cited in the application the whole document ----- -/-	1-11

Further documents are listed in the continuation of box C.

Patent family members are listed in annex.

• Special categories of cited documents :

- A• document defining the general state of the art which is not considered to be of particular relevance
- E• earlier document but published on or after the International filing date
- L• document which may throw doubts on priority, claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- O• document referring to an oral disclosure, use, exhibition or other means
- P• document published prior to the international filing date but later than the priority date claimed

- T• later document published after the International filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- X• document of particular relevance: the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- Y• document of particular relevance: the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.
- &• document member of the same patent family

Date of the actual completion of the international search

16 November 2004

Date of mailing of the international search report

26/11/2004

Name and mailing address of the ISA
 European Patent Office, P.B. 5818 Patentlaan 2
 NL - 2280 HV Rijswijk
 Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
 Fax: (+31-70) 340-3016

Authorized officer

Braccini, R

INTERNATIONAL SEARCH REPORT

International Application No

Per: /DE2004/001374

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT

Category	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	<p>WO 00/64004 A (MEDDLE ALAN LEONARD ; CHER LEE SONG DARYL (SG); NG WEE PENG JASON (SG)) 26 October 2000 (2000-10-26) the whole document</p> <p>-----</p>	1-11

Avonmore Co.

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No

PCT/DE2004/001374

Patent document cited in search report		Publication date	Patent family member(s)		Publication date
US 5870031	A	09-02-1999	NONE		
US 6229349	B1	08-05-2001	AT 189430 T AU 713905 B2 AU 5262696 A DE 69606527 D1 DE 69606527 T2 DK 822907 T3 EA 206 B1 EP 0822907 A1 GR 3033056 T3 JP 11504587 T PL 323041 A1 SK 141597 A3 AP 820 A WO 9633086 A1 CA 2218502 A1 CN 1182393 A CZ 9703220 A3 ES 2143756 T3 HU 9802642 A2 OA 10527 A PT 822907 T		15-02-2000 16-12-1999 07-11-1996 09-03-2000 17-08-2000 24-07-2000 24-12-1998 11-02-1998 31-08-2000 27-04-1999 02-03-1998 03-06-1998 20-04-2000 24-10-1996 24-10-1996 20-05-1998 14-01-1998 16-05-2000 29-03-1999 29-04-2002 31-07-2000
WO 0064004	A	26-10-2000	SG 76615 A1 AU 2816900 A WO 0064004 A2 GB 2363912 A ,B GB 2391435 A ,B HK 1040570 A1 US 6693599 B1		21-11-2000 02-11-2000 26-10-2000 09-01-2002 04-02-2004 18-06-2004 17-02-2004

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen

PCT/DE2004/001374

A. KLASSEFIZIERUNG DES ANMELDUNGSGEGENSTANDES
IPK 7 G06K19/07 H02J5/00

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchierte Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
IPK 7 G06K H02J

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, WPI Data

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 5 870 031 A (KAISER ULRICH ET AL) 9. Februar 1999 (1999-02-09) das ganze Dokument -----	1,4-11
X	US 6 229 349 B1 (FRANCKART JEAN-PIERRE ET AL) 8. Mai 2001 (2001-05-08) Zusammenfassung; Abbildung 1 -----	1
A	USAMI M ET AL: "Powder LSI: an ultra small RF identification chip for individual recognition applications" IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, 9. Februar 2003 (2003-02-09), Seiten 1-10, XP010661481 in der Anmeldung erwähnt das ganze Dokument ----- -/-	1-11

Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen

Siehe Anhang Patentfamilie

- * Besondere Kategorien von angegebenen Veröffentlichungen :
- *A* Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist
- *E* älteres Dokument, das jedoch erst am oder nach dem Internationalen Anmeldedatum veröffentlicht worden ist
- *L* Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)
- *O* Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht
- *P* Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

- *T* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kolidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist
- *X* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erforderlicher Tätigkeit beruhend betrachtet werden
- *Y* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erforderlicher Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist
- *&* Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

Absendedatum des internationalen Recherchenberichts

16. November 2004

26/11/2004

Name und Postanschrift der Internationalen Recherchenbehörde
Europäisches Patentamt, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Bevollmächtigter Bediensteter

Braccini, R

INTERNATIONALER RECHERCHENBERICHT

Internationales Aktenzeichen
PCT/DE2004/001374

C.(Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	WO 00/64004 A (MEDDLE ALAN LEONARD ; CHER LEE SONG DARYL (SG); NG WEE PENG JASON (SG)) 26. Oktober 2000 (2000-10-26) das ganze Dokument -----	1-11

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/DE2004/001374

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
US 5870031	A	09-02-1999	KEINE		
US 6229349	B1	08-05-2001	AT	189430 T	15-02-2000
			AU	713905 B2	16-12-1999
			AU	5262696 A	07-11-1996
			DE	69606527 D1	09-03-2000
			DE	69606527 T2	17-08-2000
			DK	822907 T3	24-07-2000
			EA	206 B1	24-12-1998
			EP	0822907 A1	11-02-1998
			GR	3033056 T3	31-08-2000
			JP	11504587 T	27-04-1999
			PL	323041 A1	02-03-1998
			SK	141597 A3	03-06-1998
			AP	820 A	20-04-2000
			WO	9633086 A1	24-10-1996
			CA	2218502 A1	24-10-1996
			CN	1182393 A	20-05-1998
			CZ	9703220 A3	14-01-1998
			ES	2143756 T3	16-05-2000
			HU	9802642 A2	29-03-1999
			OA	10527 A	29-04-2002
			PT	822907 T	31-07-2000
WO 0064004	A	26-10-2000	SG	76615 A1	21-11-2000
			AU	2816900 A	02-11-2000
			WO	0064004 A2	26-10-2000
			GB	2363912 A ,B	09-01-2002
			GB	2391435 A ,B	04-02-2004
			HK	1040570 A1	18-06-2004
			US	6693599 B1	17-02-2004